## MANUFACTURE OF SEMICONDUCTOR DEVICE

Patent number:

JP1241129

**Publication date:** 

1989-09-26

Inventor:

IMAI KEITAROU others: 02

**Applicant:** 

**TOSHIBA CORP** 

Classification:

- International:

H01L21/302; H01L21/306

- european:

Application number:


JP19880067100 19880323


Priority number(s):


Report a data error here


## Abstract of JP1241129


PURPOSE: To round the corner of silicon in an opening section in a trench effectively, and to improve element characteristics by exposing the corner of the opening section of silicon to the trench of silicon formed through an anisotropic dry etching method and performing wet-etching or dry-etching of silicon. CONSTITUTION: A mask material 3 is shaped to an silicon substrate 1, and, a window 4 is bored to the mask material 3. Silicon in the lower section of the window 4 is etched through anisotropic dry etching while using the mask material 3 as a mask, thus forming a trench 5. One part of the mask material 3 is etched to expose the corner 6 of the opening section of silicon, silicon is wet-etched, and the steep shape of the silicon corner 6 of the opening section in the trench 5 is rounded. Accordingly, the characteristics of an element shaped into the trench section 5 can be improved.











Data supplied from the esp@cenet database - Patent Abstracts of Japan

19日本国特許庁(JP)

(1) 特許出額公開

# @ 公 開 特 許 公 報 (A) 平1-241129

⑤Int. Cl. 4

識別配号 庁内整理番号

④公開 平成 1年(1989)9月26日

H 01 L 21/302 21/306 M-8223-5F S-7342-5F

審査請求 未請求 請求項の数 2 (全3頁)

②発明の名称 半導体装置の製造方法

②特 顧 昭63-67100

**企出 頤 昭63(1988)3月23日** 

70発明者 今井 撃 太郎 神奈川県川崎市奉区小向東芝町1 株式会社東芝総合研究所内

**@**発 明 者 大 谷 泰 一 神奈川県川崎市幸区小向東芝町1 株式会社東芝総合研究

所内

**@発 明 者 伊 藤 康 浩 神奈川県川崎市幸区小向東芝町1 株式会社東芝総合研究** 

所内

⑪出 顧 人 株式 会 社 東 芝 神奈川県川崎市幸区堀川町72番地

砂代 理 人 弁理士 則近 憲佑 外1名

明 紹 1

1. 発明の名称

半導体装置の製造方法

- 2. 特許請求の範囲
  - (1) シリコン基板に対し、マスク材を形成する工程と、マスク材に窓をあける工程と、マスク材をマスクをして異方性ドライエッチングによって窓の下部のシリコンをエッチングしてシリコン間にのコーナを採出する工程と、しかる後にシリコンをウェットエッチングする工程とを具備することを特徴とする半導体装置の製造方法。
  - の 前記シリコンをウェットエッチングする工程 に代わり、シリコンを等方性ドライエッチング する工程を用いることを特徴とする請求項1記 載の半導体装置の製造方法。
- 3. 発明の詳細な説明

(発明の目的)

(遊糞上の利用分野)

本売明は半導体装置の製造方法に係り、特に異

方性ドライエッチング法によって加工されたシリコンの際においてエッチング法によって効果的にシリコンの角部を丸める工程を有する半導体装置の製造方法に関する。

〈従来の技術〉

近年1トラングイナック RAM(DRAM)のメモリセルを用いたダイナミックRAMにおいて高級を CDRAMにおいて高級を CDRAMにおいる。 この最後にから、 CDRAMの数がするで、 CDRAMの数がするで、 CDRAMの数がするで、 CDRAMの数がで、 CDRAMの数がで、 CDRAMの数がで、 CDRAMの数がで、 CDRAMの数がで、 CDRAMの数がで、 CDRAMの数がで、 CDRAMの数がで、 CDRAMの数がで、 CDRAMので、 CDRAMので

## 特開平1-241129(2)

負層を除去する工程が必要である。従来からこの 検処理工程としてはシリコンのウェットエッチン グ処理或はその技術の延長としてシリコンのドラ イエッチング処理が行われている。

しかし、S1O。等のマスク材をマスクとしてR 1 B 法によってシリコンに溝を形成した場合、溝 の限口部のシリコンのコーナはほぼ直角の急撃な 形状を示している。さらにマスク材側面とシリコ ン溝部側面は同一面によって構成されていること になる。したがって、シリコンのウェットエッチン グ式いはドライエッチングを行った場合は同時に 急慢なコーナ形状を丸めることはできない。

このような急収なコーナを有した滞部にトレンチキャパンタを形成すると、コーナ部でのキャパンタ酸化度の薄膜化が生じ、さらに動作時にこの部分で電界の集中が生じるため、酸化膜の耐圧劣化を招くことになる。このような酸化膜の耐圧劣化はネ子特性を萎しく劣化させることになる。

(発明が解決しようとする課題) 。

ナを飲処理工程時に同時に効果的に丸めることが 町(4)である。

この場合、マスク材偶面とシリコンは偶面とは 同一面をもって形成されているため、一旦マスク 材を一部エッチングし、マスク材を後退させることが必要である。これによってシリコンのウェットエ ッテング式いはドライエッチングによってコーナ を丸めることができる。この時のマスク材のエッチング後退量はシリコンコーナの丸めの程度によって変わってくるが、効果的な丸めを得るために は 100人以上必要である。

以上のように、本発明によれば、異方性ドライエッチング法によるシリコンの課形成後課間口節の急峻なシリコンのコーナを、後処理工程と同時に効果的に丸めることができる。これによって、この傑部に形成された弟子の特性を大きく向上させることが可能となる。

(実施例)

第1回(a)~(a)は本発明をDRAMにおける

本発明は上記の点に緩み、異方性ドライエッチング法によって形成されたシリコンの際に対し、 被処理工程でのシリコンのウェットエッチング 成 いはドライエッチングにおいて同時に視問口部の 急峻なシリコンコーナの形状を丸めることによっ て、この機部に形成される潰子の特性向上を図り、 もってDRAMなどにおける漢子特性の向上を可 能とした半導体装置の製造方法を提供することを 目的とする。

#### 【独明の権政】

#### (課題を解決するための手段)

本発明は、異方性ドライエッチング法によって 形成されたシリコンの課に対し、一旦マスク材を 一部エッチングしてシリコン間口部のコーナを貸 出し、その後、シリコンのウェットエッチング 攻 いはドライエッチングを行い、急峻なシリコンコ ーナを効果的に丸める。

#### (作 用)

本発明によれば、異方性ドライエッチングによって形成されたシリコン溝の間口部シリコンコー

トレンチャッパシタに適用した実施例の製造工程を示す断面圏である。まず、第1回( a )に示すように例えば比抵抗5~50 Q・ca の p 型(100)シリコン基級1を用意し、フィールド絶象限2を形成した後、全面に厚さ1 四程度のC V D 酸化膜3を形成する。このC V D 酸化調3に対し過常の写真食剤はによって恋4を関ける。この後、これをマスクとして反応性イオンエッチング(R I E ) 独により、シリコン基板表面に重直数を有する深さ3 血程度の関5を形成する (第1回( b ) )。

この後、マスク材であるCVD酸化膜3をフッ 酸系水溶液で200人エッチングし後過させる(第 1図(o))。この場合、マスク材は材質の異なる 多層膜を用いてもよい。

しかる後、何えばCF。〇。 認合ガスの低圧プラズマ中でシリコンの等方性ドライエッチングを行うと、第1回(d)に示すように課回口部のコーナ6を丸めることができる。この時、例えばアルカリ系水溶液によるウェットエッチングによっても同様の効果を得ることができる。

# 特開平1-241129(3)

この後は、CVD酸化酸3をエッチング除去して、n型不純物度7を形成させた後、キャパンタ酸化酸8、プレート電極9を形成してトレンチキャパシタが完成する(第1図(d))。


この実施例によれば、RIEにより形成された 機関口部のシリコンコーナを効果的に丸めること ができ、キャパシタの特性を大きく向上させるこ とが可能となる。したがって、この実施例によれ ば信頼性の高い高級役DRAMを得ることができ る。


本発明は上記実施例に限ることなく、一般に具 方性ドライエッチング法によって加工された凹凸 を有するシリコン表面上に辫子を形成する半導体 装置の製造方法に応用することができる。


## 〔発明の効果〕

本発明によれば異方性ドライエッチング法により加工されたシリコンの際において、課間口部のシリコンのコーナを効果的に丸めることができ、 素子特性を向上させることができる。

## 4. 漫画の簡単な説明







第1回は本発明の一実施例によるDRAMセルの製造工程を示す断面調である。

1 …p型(100) シリコン基板、2 …フィールド酸化膜、

3…CVD酸化膜、

4 …意、

5…谦。

6…シリコンコーナ、


7 ··· n 型不約物層、


8…キャパシタ酸化膜、

9・・プレート電極。

代理人 弁理士 鄭 近 憲 佑

阿 松山尤之





第 1 図